predigest

Therefore , it is essential to study how to predigest actual circuit and achieve optimized design in V HDL .

因此，有必要深入讨论在V HDL 设计、应用中如何简化实际电路，达到优化设计的要求。